IT之家 7 月 23 日消息，臺媒《工商時報》今日報道稱，JEDEC 目前正在積極推進 DDR6 內存規范的準備工作，三大 DRAM 內存原廠已完成 DDR6 原型芯片設計，新一代的 DDR 內存有望在 2026 年的平臺測試與驗證后在 2027 年進入大規模導入期。

　　IT之家獲悉，與已經公布的 LPDDR6 規范類似，DDR6 的單通道位寬也將提升 50% 來到 96bit，同時子通道劃分也從 DDR5 時期的 2× 32bit 細化到 4× 24bit;原生頻率方面起步 8800MT/s，最高有望來到 17600MT/s。

　　DDR6 與 LPDDR6 的位寬同比變化，有利于筆記本電腦 SoC 等雙內存規范平臺簡化設計。

　　而在模組外形規格方面，為應對 DDR6 對信號完整性、I/O 設計的更高要求，新興的 CAMM 系預計將成為主流解決方案，取代歷史悠久的傳統 DIMM。